JEDEC met à jour la spécification DDR5 pour une sécurité accrue contre les attaques Rowhammer, nouvelle vitesse de référence DDR5-8800
JEDEC Solid State Technology Association, leader mondial de l'élaboration de normes pour l'industrie microélectronique, a annoncé aujourd'hui la publication de la norme JESD79-5C DDR5 SDRAM. Cette mise à jour importante de la norme JEDEC DDR5 SDRAM comprend des fonctionnalités conçues pour améliorer la fiabilité et la sécurité ainsi que les performances dans une large gamme d'applications, depuis les serveurs hautes performances jusqu'aux technologies émergentes telles que l'IA et l'apprentissage automatique. JESD79-5C est désormais disponible en téléchargement sur le site Web du JEDEC.
JESD79-5C introduit une solution innovante pour améliorer l'intégrité des données DRAM appelée Per-Row Activation Counting (PRAC). PRAC compte précisément les activations de DRAM sur une granularité de ligne de mots. Lorsque la DRAM compatible PRAC détecte un nombre excessif d'activations, elle alerte le système pour qu'il suspende le trafic et désigne un moment pour des mesures d'atténuation. Ces actions interdépendantes soutiennent la capacité du PRAC à fournir une approche fondamentalement précise et prévisible pour relever les défis d'intégrité des données grâce à une coordination étroite entre la DRAM et le système.
Les fonctionnalités supplémentaires offertes dans le JESD79-5C DDR5 incluent :
- Extension de la définition des paramètres de synchronisation de 6 800 Mbps à 8 800 Mbps
- Inclusion des timings de cœur DRAM et des timings AC Tx/Rx étendus jusqu'à 8 800 Mbps, par rapport à la version précédente qui ne prenait en charge que jusqu'à 6 400 paramètres de timing et des morceaux partiels jusqu'à 7 200 timings de cœur DRAM.
- Introduction de la synchronisation de l'horloge de sortie à actualisation automatique pour l'optimisation de la formation des E/S
- Incorporation des timings DDP (Dual-Die Package)
- Dépréciation de PASR (Partial Array Self Refresh) pour répondre aux problèmes de sécurité.
« Je suis ravi de souligner les efforts de collaboration du comité JC-42 du JEDEC pour la mémoire à semi-conducteurs afin de faire progresser la norme DDR5 », a déclaré Mian Quddus, président du conseil d'administration du JEDEC. Il a ajouté : « Les nouvelles fonctionnalités révolutionnaires du JESD79-5C sont destinées à répondre aux demandes en constante évolution de l'industrie en matière de sécurité, de fiabilité et de performances dans une large gamme d'applications. »
« Le comité JC-42 est heureux de dévoiler PRAC, une solution complète permettant de garantir l'intégrité des données DRAM, en tant que composant intégral de la mise à jour DDR5. Des travaux sont en cours pour intégrer cette fonctionnalité dans d'autres familles de produits DRAM au sein de JEDEC », a noté Christopher Cox. , président du comité JC-42.
TECHPOWERUP